Versione N° 1.0



KiCad

Realizzare il PCB



Sponsor del corso KiCad

Autore : Mauro Laurenti

ID: AN5002-IT

Come prescritto dall'art. 1, comma 1, della legge 21 maggio 2004 n.128, l'autore avvisa di aver assolto, per la seguente opera dell'ingegno, a tutti gli obblighi della legge 22 Aprile del 1941 n. 633, sulla tutela del diritto d'autore.

Tutti i diritti di questa opera sono riservati. Ogni riproduzione ed ogni altra forma di diffusione al pubblico dell'opera, o parte di essa, senza un'autorizzazione scritta dell'autore, rappresenta una violazione della legge che tutela il diritto d'autore, in particolare non ne è consentito un utilizzo per trarne profitto.

La mancata osservanza della legge 22 Aprile del 1941 n. 633 è perseguibile con la reclusione o sanzione pecuniaria, come descritto al Titolo III, Capo III, Sezione II.

A norma dell'art. 70 è comunque consentito, per scopi di critica o discussione, il riassunto e la citazione, accompagnati dalla menzione del titolo dell'opera e dal nome dell'autore.

AVVERTENZE

I progetti presentati non hanno la marcatura CE, quindi non possono essere utilizzati per scopi commerciali nella Comunità Economica Europea.

Chiunque decida di far uso delle nozioni riportate nella seguente opera o decida di realizzare i circuiti proposti, è tenuto pertanto a prestare la massima attenzione in osservanza alle normative in vigore sulla sicurezza.

L'autore declina ogni responsabilità per eventuali danni causati a persone, animali o cose derivante dall'utilizzo diretto o indiretto del materiale, dei dispositivi o del software presentati nella seguente opera.

Si fa inoltre presente che quanto riportato viene fornito così com'è, a solo scopo didattico e formativo, senza garanzia alcuna della sua correttezza.

L'autore ringrazia anticipatamente per la segnalazione di ogni errore.

Tutti i marchi citati in quest'opera sono dei rispettivi proprietari.

Indice

Introduzione	. 4
Iniziamo il PCB	. 4
Layer disponibili per la scheda PCB	. 7
Disegnare i margini del PCB	10
Realizzare lo sbroglio dello schema elettrico	11
Etichette e marchi	17
Bibliografia	20
History	20



Introduzione

Una volta realizzato lo schema elettrico si può procedere al layout della scheda (sbroglio) per poi realizzare il PCB. KiCad permette nel suo ambiente di lavoro di realizzare in maniera agevole lo sbroglio. La tecnica dello sbroglio e considerazioni tecniche necessarie per la sua realizzazione ottimale non sono descritte nel Capitolo, il quale si focalizza solo nella realizzazione pratica dello sbroglio e non degli aspetti tecnici. Le considerazioni tecniche, a seconda dell'applicazione finale possono essere piuttosto complesse, per tale ragione spesso lo sbroglio è realizzato da persone o dipartimento dedicate allo scopo. KiCad non fornisce lo sbroglio automatico, ma solo quello manuale. Questo non è un limite visto che lo sbroglio ottimale non può che essere manuale. Ciononostante, durante lo sbroglio manuale KiCad offre degli automatismi che permettono di tracciare velocemente la pista di interesse tra due punti.

Iniziamo il PCB

Quando dall'editor dello schema elettrico si passa all'editor del PCB tramite il tasto



L'editor di lavoro si presenta come in Figura 2.



Figura 1: Schermata principale dell'editor del PCB.



Il passaggio da schema elettrico e PCB si può effettuare comodamente tramite il tasto

Ł

2/2

All'apertura dell'editor del PCB, il progetto è ancora vuoto, ma in realtà è collegato allo schema elettrico creato. Per caricare nell'editor del PCB i componenti dello schema elettrico, bisogna premere il tasto:

All'attivazione del comando, viene aperta la finestra di dialogo di Figura 2 che mostra i dettagli dei componenti che verranno caricati. Qualora non avessimo assegnato tutti i footprint, verranno segnalati degli errori, visto che l'editor del PCB non può usare il componente. Nel caso in cui si dovessero apportare delle modifiche allo schema elettrico, le modifiche non sono aggiornate direttamente nell'editor del PCB, ma bisogna eseguire nuovamente il comando di caricamento, in cui sono mostrate le modifiche trovate.

Update PCB from Schematic	×
Options Re-link footprints to schematic symbols based on their reference designators Delete footprints with no symbols Replace footprints with those specified in the schematic	
Changes To Be Applied Add D1 (tootprint Diode_IHI:D_DO-41_SOD81_P10.16mm_Horizontal). Add D2 (footprint 'Diode_THT:D_DO-41_SOD81_P10.16mm_Horizontal'). Add D3 (footprint 'LaurTec footprint:Connector_Phoenix_Wago_MSTB_5.08x2'). Add D3 (footprint 'Diode_THT:D_DO-41_SOD81_P10.16mm_Horizontal'). Add J2 (footprint 'LaurTec footprint:Connector_Phoenix_Wago_MSTB_5.08x2'). Add J2 (footprint 'LaurTec footprint:Connector_Phoenix_Wago_MSTB_5.08x2'). Add J2 (footprint 'LaurTec footprint:Connector_Phoenix_Wago_MSTB_5.08x2'). Add H4 (footprint 'MountingHole:MountingHole_3.2mm_M3_Pad_Via'). Add R1 (footprint 'Resistor_THT:R_Axial_DIN0207_L6.3mm_D2.5mm_P7.62mm_Horizontal'). Add D5 (footprint 'Resistor_THT:R_Axial_DIN0207_L6.3mm_D2.5mm_P7.62mm_Horizontal'). Add D6 (footprint 'Diode_THT:D_DO-41_SOD81_P10.16mm_Horizontal'). Add U1 (footprint 'Package_TO_SOT_THT:TO-220-3_Vertical').	^
Total warnings: 0, errors: 0.	~
Show: All Errors O Warnings O Actions Infos Save	
Update PCB Clos	e .

Figura 2: Finestra di dialogo che mostra i componenti che verranno caricati.

Una volta controllata la lista dei messaggi (ci possono essere errori come impronte mancanti), si può premere il tasto *Update PCB*. Se si aggiungono dei footprint sul PCB, senza avere gli stessi nello schema elettrico, è bene tenere l'opzione "*Delete footprint with no symbols*" disattivata. Infatti se si dovessero importare nuovamente le informazioni dello schema elettrico, verrebbero cancellati. Quando si aggiorna il PCB, la finestra di lavoro



viene aggiornata come in Figura 3. Tutti i componenti sono mostrati raggruppati.

Figura 3: Finestra di lavoro aggiornata con i componenti.

A questo punto si può selezionare singolarmente ogni componente e posizionarlo in maniera opportuna per il proprio progetto. Basta cliccare sul singolo componente per abilitarlo allo spostamento.

Ogni componente selezionato sull'editor del PCB viene mostrato in evidenza sullo schema elettrico. Allo stesso modo selezionando un componente sullo schema elettrico, viene messo in evidenza sul l'editor del PCB. Questo torna molto utile quando il sistema è complesso e si voglia essere certi si posizionare il componente corretto. KiCad 7 ha migliorato tale funzione estendendola anche a un gruppo di componenti selezionati nello schema elettrico. Per esempio, sull'editor dello schema elettrico, si può selezionare il gruppo di componenti relativi ai condensatori in ingresso, si torna all'editor del PCB, si attiva la funzione *Move* (premendo il tasto M), e tutti i componenti selezionati nello schema elettrico si muoveranno insieme. In questo modo, il posizionamento ottimale, si può poi dividere per blocchi funzionali.

Per aiutarsi durante il primo posizionamento si può premere anche il tasto Alt+3 che apre il modello 3D del PCB

La fase di posizionamento, a seconda dei casi, potrebbe essere anticipata dalla realizzazione dei margini del PCB. Questo è vero per esempio ogni qualvolta si abbiano delle dimensioni fisse per una scatola o bisogna essere compatibili con un altro sistema di dimensioni note. Realizzare il perimetro del PCB permette di avere una migliore comprensione e visualizzazione del posizionamento ottimale al fine di rispettare eventuali vincoli meccanici presenti (fori di viti, aree da tenere libere o forme speciali del PCB).

Layer disponibili per la scheda PCB

Il PCB è realizzato fisicamente da uno strato isolante di supporto e le piste di rame. In particolare, di default ogni progetto attiva 2 layer per il rame, definiti Top o Front (F.Cu) e Bottom (B.Cu). Oltre a questi layer di rame, sono presenti molti altri layer per definire per esempio il *Silkscreen* (serigrafia), *Solder mask* (maschera di protezione per la saldatura) e via dicendo. In particolare le informazioni relative alla saldatura o serigrafia sono nuovamente presenti per Top e Bottom.

Oltre a questi layer sono presenti altri layer tecnici per fare disegni o per esempio aperture sul PCB, spesso usato per applicazioni che richiedono isolamento elettrico particolare.

Ogni layer, come mostrato in Figura 4, ha un colore associato che può essere cambiato. In particolare può essere reso anche visibile o meno a seconda delle esigenze. Basta cliccare sull'icona ad occhio per disattivare il layer.



Figura 4: Finestra laterale relativa ai layer.

Disattivare i layer non di interesse può tornare utile durante la fase di sbroglio al fine di concentrarsi meglio sul percorso da compiere.

Sul *Tab Objects* è possibile visualizzare alcune proprietà degli oggetti. In particolare sono solito disattivare la voce *Values*, ovvero i valori dei componenti al fine di rendere il PCB più ordinato.

Appeara	nce	
Layers	Objects	Nets
0	Tracks =	
0	Vias	
0	Pads =	
0	Zones	
0	Footprints	Front
0	Footprints	Back
— 📀	Through-h	ole Pads
0	Values	
0	References	5

Figura 5: Finestra laterale relativa ai layer.



In particolare i valori non li stampo comunque sul PCB, visto che potrebbero cambiare con il tempo. Quello che invece mantengo sono i riferimenti (*References*) del componente, ovvero R1, D1 ecc.. Tale informazione ritorna molto utile durante la fase del montaggio manuale del PCB.

Oltre ai layer mostrati di default, è possibile aggiungere altri Layer. Per fare questo bisogna andare alle proprietà della scheda

```
File \rightarrow Board Setup
```

o semplicemente premendo il tasto



In entrambi i casi si apre la finestra di dialogo di Figura 6.

Board Setup				×
Board Stackup				Add User Defined Layer
Physical Stackup		F.Courtyard	Off-board, testing	^
Board Finish Solder Mask/Paste	\checkmark	F.Fab	Off-board, manufacturing	
⊟ Text & Graphics	\checkmark	F.Adhesive	On-board, non-copper	
Defaults	\checkmark	F.Paste	On-board, non-copper	
Design Rules	\checkmark	F.Silkscreen	On-board, non-copper	
Constraints	\checkmark	F.Mask	On-board, non-copper	
	\checkmark	F.Cu	signal	~
Custom Rules	\checkmark	B.Cu	signal	~
I Violation Severity	\checkmark	B.Mask	On-board, non-copper	
	\checkmark	B.Silkscreen	On-board, non-copper	
	\checkmark	B.Paste	On-board, non-copper	
	\checkmark	B.Adhesive	On-board, non-copper	
	\checkmark	B.Fab	Off-board, manufacturing	
		B.Courtyard	Off-board, testing	
		Edge.Cuts	Board contour	
		Margin	Edge_Cuts setback	
	\checkmark	User.Eco1	Auxiliary	
		User.Eco2	Auxiliarv	¥
Import Settings from Anoth	ner Boa	rd		OK Cancel

Figura 6: Finestra di dialogo Board Setup.

La finestra di dialogo offre molte informazioni e impostazioni. Molte sono state introdotte a partire dalla versione KiCad 6. In particolare alla voce Board Editor Layer è possibile aggiungere altri layer tecnici. Per aggiungere altri layer di rame bisogna andare alla voce *Phisical Stackup* come mostrato in Figura 7.

In particolare alla voce Copper layer è possibile cambiare il valore da 2 fino a 32 layers.

PCB ad un solo layer possono essere considerati come PCB da due layer senza utilizzarne uno. A livello di prezzo, 1 layer contro 2 layer, è praticamente uguale, visto che spesso



molti produttori di PCB non offrono meno di 2 layer. Per grossi volumi di produzione si potrebbe però trattare qualche vantaggio economico nell'usare 1 layer.

Board Setup								×
Board Stackup Board Editor Layers	Copper layers: 2	~	Impedance controlled		Add Di	electric Layer	Remove Diele	ctric Layer
Board Finish Board Finish Solder Mask/Paste Text & Graphics Defaults Text Variables Constraints Pre-defined Sizes Net Classes Custom Rules Violation Severity	Layer Id F.Silkscreen F.Paste F.Mask F.Cu Dielectric 1 B.Cu B.Mask B.Paste B.Silkscreen	Type Top Silk Screen Top Solder Paste Top Solder Mask Copper Core Copper Bottom Solder Mask Bottom Solder Paste Bottom Silk Screen	Material Not specified Not specified FR4 Not specified Not specified	D.01 mm 0.035 mm 1.51 mm 0.035 mm 0.035 mm		Color Not specifier Not specifier Not specifier Not specifier Not specifier	Epsilon R 3.3 4.5 3.3	Loss Tan 0 0.02 0
Import Settings from Anot	Board thickness from	n stackup: 1.6 mm	Adjust Dielect	tric Thickness			Export t	o Clipboard Cancel

Figura 7: Finestra di dialogo Board Setup - Stackup.

I dettagli delle varie impostazioni, altre al cambio nel numero dei layer, esulano dallo scopo di questo Capitolo ma verranno affrontate durante il corso, in cui si affronteranno dettagli aggiuntivi.

Disegnare i margini del PCB

Sul lato destro della schermata di lavoro principale è possibile vedere una *Toolbar* con diversi strumenti per disegnare. Questi sono gli stessi che si possono usare per disegnare i margini del PCB:



Tali strumenti per il disegno possono essere utilizzati anche per altri disegni sul PCB, il fatto o meno di creare il margine per il PCB, dipende dal layer che viene utilizzato per il disegno.

Sulla destra della finestra di lavoro è possibile vedere che sono attivi di default diversi layer. In particolare quello in cui disegnare i confini del PCB è il:

• Layer Edge.Cuts

Ogni disegno aggiunto su questo layer diventerà un taglio. I disegni su tale layer devono essere linee chiuse.

Per selezionare il layer, bisogna prima selezionare lo strumento di interesse, per esempio la linea e successivamente selezionare il layer dal *combo box* presente sulla *Toolbar* orizzontale.

Edge.Cuts	~
-----------	---

Per ragioni pratiche e di sicurezza sono solito realizzare PCB con angoli arrotondati. Questo richiede qualche linea ed arco in più, ma il lavoro viene bene.

Una volta fatto il disegno del margine superiore, potrebbe essere semplicemente copiato e duplicato (incolla). Tramite una semplice rotazione (tasto R) lo si può usare come margine inferiore.

Una volta creato il margine del PCB è possibile vedere che il modello 3D (premere Alt+3) si aggiorna di conseguenza, mostrando il PCB della forma appena realizzata.

Realizzare lo sbroglio dello schema elettrico

Per realizzare un buono sbroglio dello schema elettrico, bisogna posizionare opportunamente i componenti elettronici sulla scheda. Questo può avvenire seguendo alcune regole base come i condensatori di disaccoppiamento vicino agli integrati ai quali devono fornire energia.

Altre regole base possono essere la rotazione del componente al fine di rendere le tracce più semplici e corte possibili.

Le regole sono molte e l'esperienza e le conoscenze tecniche saranno di aiuto per la scelta migliore. In ogni modo non è insolito passare per più percorsi e cambiare qualche cosa durante lo sbroglio.

In particolare dall'inizio dello sbroglio vero e proprio, la posizione dei componenti è cambiata come anche la scelta dei condensatori in ingresso. Le Figure 8 e 9 mostrano i primi dettagli di come sta procedendo il lavoro.



Figura 8: Posizionamento provvisorio dei componenti all'avvio dello sbroglio.



Figura 9: Modello 3D provvisorio.



L'utilizzo del modello 3D durante la fase di progettazione è particolarmente utile perché permette di avere una visione più reale di come sarà il PCB. In particolare alcuni vincoli meccanici possono essere più visibili rispetto al disegno 2D.

Il modello 3D del PCB può essere esportato e importato all'interno di CAD per il disegno tecnico, come per esempio FreeCAD. In questo modo il PCB e la parte meccanica del sistema possono essere testati assieme per la verifica dei vincoli meccanici.

Posizionati i componenti in maniera provvisoria, è possibile collegare con tracce di rame i vari pin. Per fare questo bisogna attivare il tool per le piste (toolbar laterale destra):

~	
1	4

Il triangolo nero sui vari strumenti, significa che sono presenti varie opzioni. Per visualizzarle bisogna premere il tasto destro del Mouse. Nel caso delle tracce, il valore di Default : *Ronter Walaround Mode* è quello che trovo più utile, visto che accompagna in maniera automatica la posizione del mouse, usato per guidare la traccia. In questa modalità viene anche garantito che la distanza tra piste e fori sia rispettata in automatico, secondo le regole impostate.

Attivato lo strumento traccia di rame, bisogna attivare/selezionare il layer sul quale operare. Volendo lasciare il Top per eventuale Ground Layer (piano di massa), sceglieremo Bottom.

📕 B.Cu (PgDn) 🛛 🗸

Selezionato il layer, bisogna impostare la larghezza delle piste. Nel caso specifico visto le correnti massime di 1A per il quale è dimensionato l'alimentatore, faremo tutte le piste di alemno 1mm (salvo problemi che si potrebbero verificare durante lo sbroglio).

Per selezionare la larghezza della pista, bisogna selezionarla tramite il combobox sulla toolbar orizzontale.



All'inizio sarà vuota, per cui bisognerà aggiungere dei valori selezionando *Edit predefined* sizes. Selezionando la voce viene aperta la finestra di dialogo di Figura 10.

Alla colonna Track width, premere il tasto + e aggiungere la pista da 1mm

Il nuovo valore sarà poi selezionabile dal combobox

Track: 1.000 mm (0.03937 in) 🗸



Board Setup					×
Board Stackup	Pre-defined track and via	dimensions:			
Board Editor Layers	Tracks	Vias	Differential Pairs		
Physical Stackup	Width	Size Hole	Width	Gap Via G	ар
Board Finish Solder Mask/Paste					
Defaults					
Text Variables					
Constraints					
Pre-defined Sizes					
Net Classes					
	+	+	+		
Import Settings from Anot	her Board			OK	Cancel

Figura 10: Impostazione della larghezza delle piste.

Fatto questo, basta selezionare ogni pista da sbrogliare. Quando si seleziona il pin, vengono messi in evidenza quelli che devono essere collegati assieme.

Avendo a disposizione 2 layers, si può impostare subito il Top layer come ground, al fine di eliminare tutte le connessioni a GND e semplificare il layout dal lato bottom.

Per fare questo basta attivare il comando:

dalla *toolbar* sul lato destro. Dalla finestra di dialogo del piano di rame (Figura 11) selezionare F.Cu (top layer) e assegnare al piano di rame il nome GND al fine di renderlo piano di massa.

e

Premere poi OK e disegnare un rettangolo chiuso intorno al PCB. Basta fare un rettangolo più grande del PCB, senza seguire il margine del PCB in maniera precisa. Infatti il piano di rame è poi ritagliato in automatico per adattarsi alle dimensioni del PCB.

Premendo il tasto B, il piano di massa viene riempito in automatico.



Copper Zone Properties						×
Layer Net F.Cu B.Cu Sno net>		Hide au	uto-gene	erated net names	Sort nets by p	ad count
GND						
General	Electrical Properties			Fill		
Zone name:	Clearance:	0.508	mm	Fill type:	Solid fill	*
Zone priority level: 0	Minimum width:	0.254	mm	Orientation:	0	deg
			1	Hatch width:	1.016	mm
Shape	Pad connections:	Thermal reliefs ~		Hatch gap:	1.524	mm
Constrain outline to H, V and 45 degrees	Thermal relief gap:	0.508	mm	Smoothing effort:	0	
Outline display: Hatched ~	Thermal spoke width:	0.508	mm	Smoothing amount:	0.10	
Corner smoothing: None ~				Remove islands:	Always	*
Fillet radius: 0 mm				Minimum island size:	0	sq, mm
Export Settings to Other Zones					ОК	Cancel

Figura 11: Impostazione del piano di massa.

Dopo aver messo il piano di massa, il numero dei collegamenti è stato ridotto di molto, come mostrato in Figura 12.



Figura 12: Esempio di routing semplificato con l'aggiunta del piano di massa.



Figura 13: Routing completato con piste ad 1mm.

Al completamento delle piste, si può notare come il piano di massa abbia aiutato a semplificare il tutto. Anche il posizionamento dei componenti ha aiutato a creare piste brevi. Dagli spazi disponibili si potrebbe pensare di usare anche piste da 2mm. Il progetto è dinamico e miglioramenti possono essere fatti durante il percorso. Con semplici modifiche, le piste principali sono aggiornate a 2mm, come mostrato in Figura 14.



Figura 14: Routing completato con piste a 2mm.

Il modello 3D finale si presenta come in Figura 15.



Figura 15: Modello 3D della scheda finale.

Completata la scheda è bene effettuare un controllo degli errori, al fine di verificare che le regole base impostante tra le proprietà della scheda siano rispettate. Per fare questo, basta attivare lo strumento *Design Rule Checker*:

All'apertura della finestra di dialogo di Figura 16, eseguire il comando Run DRC e verificare che non ci siano né errori né *warning*.

DRC Control					×		
✓ Refill all zor ☐ Report all e	nes before performing DF rrors for each track	C	Test for parity between PCB and schematic				
Violations (0)	Unconnected Items (0)	Schematic Parity (0)					
Show: All	🗹 Errors 🕕	🗹 Warnings 🛛 🕕	Exclusions		Save		
Delete Mark	er Delete All Marker	5		Run DRC	Close		

Figura 16: Modello 3D della scheda finale.

Eventuali errori a questo livello potrebbero causare problemi di realizzazione della scheda.

Alcune errori potrebbero essere anche accettati ma se ne deve comprendere la causa.

Alcuni dei vincoli impostati come errori (dimensione piste minime o fori minimi) oltre che un limite tecnico sono spesso un limite sui costi. Spesso le piste possono anche essere più fine o fori più piccoli, ma al costo maggiore della produzioni della scheda.

Etichette e marchi

Il costo dei PCB è ormai irrisorio e spesso si può farli realizzare direttamente da professionisti come <u>PCBWay</u>. Realizzare PCB a doppia faccia con vias non è un problema. In più i PCB hanno la serigrafia dei componenti. La serigrafia significa anche che è possibile aggiungere del testo o immagini sul PCB.

Un minimo da aggiungere per rendere il PCB sempre più professionale è:

- 1. Numero del prodotto (codice)
- 2. Revisione del PCB
- 3. Marchio CE (il PCB deve essere prodotto con processi RoHS)
- 4. Marchio per i rifiuti speciali in accordo alla direttiva WEEE

Per i punti 1 e 2 basta aggiungere del testo per mezzo del comando:

Г

Nella finestra di dialogo che si apre (Figura 17), è possibile scrivere il testo di interesse e la dimensione dello stesso.

Text Propert	ies			×
Text:				
L2004-30	0007-PCB	Rev. 1	RoHS	
Locked				
Layer:	F.Silkscr	een	~	Knockout
Font:	KiCad Font		~	Β / Ξ Ξ Ξ Ξ = Я
Width:	1	mm		Position X: 248.412 mm
Height:	1	mm		Position Y: 117.348 mm
Thickness:	0.15	mm		Orientation: 0 ~
				OK Cancel

Figura 17: Aggiunta di etichette sul layer serigrafia.

È inoltre importante selezionare il layer giusto per la serigrafia, ovvero F.Silkscreen per il Top layer e B.Silkscreen per il layer Bottom. In particolare, la serigrafia, spesso allo stesso



costo, può essere aggiunta su entrambe le facce del PCB.

La funzione *Knockout*, permette di aggiungere del testo "rimosso" su uno sfondo bianco. Il colore bianco è quello tipico, infatti questo rifletterebbe il colore della serigrafia usata sul PCB. Per esempio, si potrebbe mettere una etichetta Info: per aggiungere informazioni sulla scheda per pezzo di un pennarello indelebile. Per ingrandire l'etichetta bianca, basta mettere degli spazzi bianchi dopo il testo.



Figura 18: Esempio di etichetta aggiunta al PCB per mezzo della funzione Knockout.

Per aggiungere le icone del marchio CE (minimo 5mm di altezza) e del marchio WEEE, si può far uso della libreria dei simboli. Usando il comando:



è possibile aprire la libreria dei simboli disponibili come footprint nell'editor del PCB. Nella finestra di dialogo di Figura 19 è possibile scrivere CE e WEEE per richiamare i simboli da aggiungere al PCB. Selezionato il simbolo, basta premere OK e selezionare il layer della serigrafia di interesse.

Choose Footprint (12265 items loaded)						>
Q <u>ce</u>	\otimes					
ltem	<u>^</u>					
✓ Symbol						
CE-Logo_8.5x6mm_SilkScreen						
CE-Logo_11.2x8mm_SilkScreen						
CE-Logo_16.8x12mm_SilkScreen						
CE-Logo_28x20mm_SilkScreen						
CE-Logo_42x30mm_SilkScreen						+
CE-Logo_56.1x40mm_SilkScreen		CE-	REA	Silks	сгеел	
Polarity_Center_Negative_6mm_SilkScreen		~-			010011	
Polarity_Center_Negative_8mm_SilkScreen						
Polarity_Center_Negative_12mm_SilkScreen						
Polarity_Center_Negative_20mm_SilkScreen						
Polarity_Center_Negative_30mm_SilkScreen						
Polarity_Center_Negative_40mm_SilkScreen						
Polarity_Center_Positive_6mm_SilkScreen						
Polarity_Center_Positive_8mm_SilkScreen	🗸 (* 1					
<	>					
						~
CE-Logo_8.5x6mm_SilkScreen						- 1
CE marking						
Keywords Logo CE certification						~
Select with Browser				OK	Ca	ncel

Figura 19: Aggiunta del marchio CE e WEEE.



 $Vin \qquad Vin \qquad Vin$

Una volta aggiunte le etichette e relativi marchi, il PCB si presenta come in Figura 20.



Impostare alcuni parametri per il Design Rule Ceck

Durante la fase dello sviluppo del layout per il proprio sistema, è sempre bene eseguire il *Design Rule Check* (DRC) come abitudine parte dello sviluppo stesso.



Tra le altre operazioni raccomandabili, al fine di rendere il DRC ottimale per il proprio progetto, c'è quella di verificare i vincoli del PCB in termini di dimensioni minime dei fori, piste che possono essere accettate. Per fare questo si può aprire la finestra di configurazione della scheda *Board Setup*.

File \rightarrow Board Setup

layout è terminato.

o semplicemente premendo il tasto

٠đ

I parametri che è possibile configurare sono quelli riportati in Figura 21. I parametri di default sono spesso accettati da molti produttori di PCB, ma è bene confrontare i limiti di figura con quelli del produttore. Spesso, sebbene il produttore possa accettare fori o piste più piccole, potrebbe farlo ad un costo aggiuntivo. Per esempio alla pagina di <u>PCBWay</u>, mostrata in un ritaglio in Figura 22, è possibile vedere una configurazione di parametri base, che è possibile ridurre. L'offerta dei PCB a basso costo è però spesso vincolata a tale configurazione. Avere per esempio dei fori inferiori a 0.25mm viene offerto ad un costo



aggiuntivo. Per tale ragione se non si hanno esigenze particolari è bene configurare tale parametri al fine di non scendere sotto i limiti che fanno aumentare i costi.

[
Board Setup			×			
Board Stackup	Copper		Arc/circle approximated by segments			
Physical Stackup	Minimum clearance:	0 mm	Max allowed deviation: 0.005 mm			
Solder Mask/Paste	/ Minimum track width:	0.2 mm	Note: zone filling can be slow when < 0.005 mm.			
i⊟ Text & Graphics Defaults	Minimum connection widt	h: 0 mm	7 - 51			
Formatting Text Variables	🌠 🛛 Minimum annular width:	0.05 mm	Zone fill strategy			
Design Rules	Minimum via diameter:	0.4 mm	Min thermal relief spoke count: 2			
Pre-defined Sizes	Copper to hole clearance:	0.25 mm				
Custom Rules	Copper to edge clearance:	0 mm	Length tuning			
····· Violation Severity	Holes		✓ Include stackup height in track length calculations			
	🎉 Minimum through hole:	0.3 mm				
	Hole to hole clearance:	0.25 mm				
	uVias					
	Minimum uVia diameter:	0.2 mm				
	💢 Minimum uVia hole:	0.1 mm				
	Silkscreen					
	Minimum item clearance:	0 mm				
	Minimum text height:	0.8 mm				
	Minimum text thickness:	0.12 mm	×			
Import Settings from Another Board OK Cancel						

Figura 21: Parametri della scheda - Constraints.

Per esempio i parametri di default di <u>PCBWay</u> mostrati in Figura 22, possono far aumentare i costi della produzione del PCB, qualora si selezionino fori da 0.2mm o piste da 4 mil (0.1016mm). Per tale ragione è bene fare piste di dimensioni non inferiori a 11-12mil. Tale parametro si applica anche alla distanza minima tra le piste del PCB.



Figura 22: Parametri di default per piste e fori di PCBway.

L'aumento dei costi descritto potrebbe cambiare da produttore a produttore e potrebbe cambiare anche con lo stesso produttore con il passar del tempo.

Bibliografia

- [1] <u>www.LaurTec.it</u>: sito dove scaricare la guida KiCad e gli altri capitoli associati al corso.
- [2] <u>www.PCBWay.com</u>: Sponsor ufficiale del corso.

PCBWay

<u>PCBWay</u> è tra i produttori di PCB più esperti per la prototipazione e la produzione di piccoli volumi in Cina. PCBWay si impegna a soddisfare le esigenze dei clienti di diversi settori in termini di qualità, consegna e convenienza. Con anni di esperienza accumulata nel settore, PCBWay ha clienti da tutto il mondo. Il marchio è diventato la prima scelta per i clienti, grazie alla sua elevata forza e servizi speciali, come:

- Prototipazione PCB e produzione schede FR-4 e Alluminio, ma anche PCB avanzati come schede Rogers, HDI, Flexible e Rigid-Flex.
- Assemblaggio PCB.
- Servizio di impaginazione e progettazione.
- Servizio di stampa 3D.

History

Data	Versione	Autore	Revisione	Descrizione Cambiamento
01.10.23	1.0	Mauro Laurenti	Mauro Laurenti	Versione Originale.